雖然3nm方興未艾，但圍繞著2nm工藝的爭奪戰(zhàn)已經正式打響。

在今年2月份，據韓媒Sedaily 報道，稱Samsung 正在積極推進2nm 工藝，并且已討論為高通和Samsung 的LSI 部門生產原型產品，當前有一款未命名的Exynos 可能正處于早期測試階段；三月份的時候，Marvell宣布擴大與臺積電的合作，以開發(fā)業(yè)界首個生產針對加速基礎設施優(yōu)化的 2nm 半導體的技術平臺。

本月，蘋果首席運營官杰夫·威廉姆斯 (Jeff Williams) 被曝低調到訪臺積電，其此行的目的主要是為了確保公司2nm的產能供給。由見及此，三大晶圓代工廠臺積電、三星和Intel正在圍繞2nm明爭暗斗，日本新興晶圓廠Rapidus也正在摩拳擦掌，躍躍欲試。

圍繞著臺積電的2nm，最近有很多傳言。

但據臺媒工商時報報道，臺積電工藝開發(fā)副總經理張曉剛在5月23日的論壇上表示，“2納米工藝開發(fā)進展順利”，“按計劃2025年左右可實現(xiàn)量產”，以此駁斥了“臺積電因技術問題將2納米工藝全面量產推遲至2026年”的猜測。

臺積電在官方網站中介紹2nm的時候說到，隨著不斷突破先進邏輯技術的擴展界限，臺積電已經遠遠超越了 FinFET，實現(xiàn)了 2 納米節(jié)點的商業(yè)化，這是以納米片晶體管為特色的一流邏輯技術。臺積電業(yè)界領先的 N2 技術具有出色的低 Vdd 性能，非常適合移動和可穿戴應用。此外，N2 的超薄堆疊納米片為 HPC 帶來了全新級別的節(jié)能計算。還將添加背面電源軌以進一步提高性能。

臺積電認為，對于希望利用納米片技術無與倫比的優(yōu)勢來釋放前所未有的創(chuàng)新能力的客戶來說，臺積電 N2 技術是一個戰(zhàn)略選擇。

在四月份的北美峰會上，臺積電也披露了2nm的更詳細的計劃。

按照臺積電當時所說，公司有望在 2025 年下半年開始在其第一代 GAAFET N2 節(jié)點上批量生產芯片，而 N2P 將在 2026 年底接替 N2——盡管沒有之前宣布的背面供電功能。同時，整個 N2 系列將增加臺積電的全新 NanoFlex 功能，該功能允許芯片設計人員混合和匹配來自不同庫的單元，以優(yōu)化性能、功率和面積 (PPA)。

相關報道表示，在本次峰會上，臺積電的一項重要公告是臺積電的 NanoFlex 技術，該技術將成為該公司完整的 N2 系列生產節(jié)點（2 納米級、N2、N2P、N2X）的一部分。NanoFlex 將使芯片設計人員能夠在同一塊設計中混合和匹配來自不同庫（高性能、低功耗、面積高效）的單元，從而使設計人員能夠微調其芯片設計以提高性能或降低功耗。

臺積電當代的 N3 制造工藝已經支持類似的功能 FinFlex，該功能還允許設計人員使用來自不同庫的單元。但由于 N2 依賴于全柵 (GAAFET) 納米片晶體管，因此 NanoFlex 為臺積電提供了一些額外的控制：首先，臺積電可以優(yōu)化溝道寬度以提高性能和功率，然后構建短單元（以提高面積和功率效率）或高單元（以提高 15% 的性能）。

臺積電的強調，公司的N2 將于 2025 年進入風險生產，并于 2025 年下半年進入大批量生產 (HVM)，因此看起來我們將在 2026 年看到 N2 芯片出現(xiàn)在零售設備中。與 N3E 相比，臺積電預計 N2 將在相同功率下將性能提高 10% 至 15%，或在相同頻率和復雜度下將功耗降低 25% 至 30%。至于芯片密度，該代工廠正在考慮將密度提高 15%，以當代標準來看，這是一個很好的擴展程度。

繼 2nm之后，性能增強型 N2P 和電壓增強型 N2X 將于 2026 年問世。盡管臺積電曾表示 N2P 將在 2026 年增加背面供電網絡 (BSPDN)，但看起來情況并非如此，N2P 將使用常規(guī)供電電路。原因尚不清楚，但看起來該公司決定不為 N2P 添加昂貴的功能，而是將其保留到下一代節(jié)點，該節(jié)點也將于 2026 年底向客戶提供。

不過，2nm仍有望在電源方面實現(xiàn)一項重大創(chuàng)新：超高性能金屬-絕緣體-金屬 (SHPMIM) 電容器，這些電容器的加入是為了提高電源穩(wěn)定性。SHPMIM 電容器的容量密度是臺積電現(xiàn)有超高密度金屬-絕緣體-金屬 (SHDMIM) 電容器的兩倍多。此外，與上一代產品相比，新的 SHPMIM 電容器的薄層電阻 (Rs，單位為歐姆/平方) 和通孔電阻 (Rc) 降低了 50%。

為了生產2nm，臺積電更是規(guī)劃了幾個工廠。

根據今年年年初的報道，臺積電正準備在臺灣建設兩座能夠生產 N2 芯片的制造廠。第一座工廠計劃位于新竹縣寶山附近，毗鄰其專門為開發(fā) N2 技術及其后續(xù)技術而建的 R1 研發(fā)中心。該工廠預計將于 2025 年下半年開始大批量生產 (HVM) 2nm 芯片。第二座能夠生產 N2 芯片的制造廠將位于高雄科學園區(qū)，該園區(qū)是高雄附近南臺灣科學園區(qū)的一部分。該工廠的 HVM 啟動時間預計稍晚一些，可能在 2026 年左右。

此外，臺積電正在努力獲得政府批準，在臺中科學園區(qū)建造另一座具有 N2 能力的工廠。如果該公司在 2025 年開始建造該設施，該工廠最早可在 2027 年投入使用。

當然，拿到了美國政府補貼的臺積電也會在那邊生產2nm。按照原規(guī)劃，臺積電在美的第二座晶圓廠除了之前宣布的 3nm 技術外，還將采用下一代納米片晶體管生產世界上最先進的 2nm 工藝技術，并將于 2028 年開始生產。第三座晶圓廠將采用 2nm 或更先進的工藝生產芯片，并將于 2020 年底開始生產。

作為首先量產3nm的晶圓廠，三星在2nm方面也積極應對。首先，是一條來自臺媒Digitimes的傳言。據報道，三星電子將其第二代 3nm 工藝更名為“2nm 工藝”，預計將于 2024 年下半年開始量產。

盡管早在 2023 年底就有傳聞稱三星打算將第二代 3nm 工藝更名為 2nm，但ZDNet Korea援引業(yè)內人士的話報道稱，三星已開始通知客戶和合作伙伴，將在 2024 年初將“第二代 3nm 工藝”更名為“2nm 工藝”。

業(yè)內人士透露，他們已經收到三星關于更名的通知，并因此需要重新簽訂合同。分析認為，更名可能有助于三星營銷其代工服務。這也不是三星第一次更名其制造工藝。2020 年，在從 7nm 過渡到 5nm 工藝時，三星將“第二代 7nm 工藝”更名為“5nm 工藝”。

三星于 2022 年 6 月在全球率先量產采用全柵極 (GAA) 工藝的 3nm 芯片。該公司計劃于 2024 年開始量產其第二代 3nm 工藝，并于 2025 年開始量產 2nm 工藝。更名后，三星可能會整合第二代 3nm 和 2nm 工藝。據推測，三星最早可能在 2024 年下半年開始量產 2nm 芯片。

美媒Tomshardware則在報道中指出，三星代工廠將于 6 月舉辦的 VLSI 研討會上詳細介紹其采用全柵 (GAA) 晶體管的第三代工藝技術。該技術稱為 SF2，將成為該公司最初的 2nm 級制造工藝。該節(jié)點預計將在性能和效率方面提供顯著改進。

根據該公司自己的描述，即將到來的節(jié)點將通過獨特的外延和集成工藝進一步完善三星的多橋通道場效應晶體管架構。這將使其能夠將晶體管性能提高 11-46%，與未指定的基于 FinFET 的工藝技術相比，可變性降低 26%，同時將泄漏降低約 50%。

三星在描述中寫道：“通過引入獨特的外延和集成工藝，第三代 MBCFET（SF2）能夠充分發(fā)揮產品性能，從而最大程度地提高柵極環(huán)繞優(yōu)勢，克服了產品增益與縮放和 GAA 結構沖突的問題。”三星表示，SF2 可將窄晶體管（N 型）的性能提高 29%，將 P 型的性能提高 46%，將寬晶體管的性能分別提高 11% 和 23%。此外，與 FinFET 技術相比，它可將晶體管整體變化降低 26%，并將產品漏電降低約 50%。該工藝還通過與客戶加強設計技術共同優(yōu)化 (DTCO) 合作，為未來的技術進步奠定了基礎。

韓媒Business Korea更是報道稱，三星不僅在突破技術界限，而且還在加強其 2nm 級制造工藝的生態(tài)系統(tǒng)。該公司正在與 50 多個知識產權 (IP) 合作伙伴合作，擁有 4,000 多個 IP 。但出于顯而易見的原因，其中只有少數(shù)是針對 GAA 節(jié)點，尤其是 SF2。與此同時，今年早些時候，三星和 Arm 簽署了一項協(xié)議，共同優(yōu)化 Cortex-X 和 Cortex-A 內核，以適應三星的全柵極晶體管制造技術。

據稱，三星表示，SF2 的設計基礎設施（PDK、EDA 工具和授權 IP）將于 2024 年第二季度完成。一旦完成，三星的芯片開發(fā)合作伙伴將能夠開始為該生產節(jié)點設計產品。與此相關，三星有望于今年開始使用其第二代 3nm 級制造工藝（稱為 SF3）制造芯片。三星的第一代 3nm 級節(jié)點 SF3E 并不是特別成功，因為該公司主要使用這項技術生產加密貨幣挖礦芯片。但三星希望其 SF3 節(jié)點能夠得到更廣泛的應用，包括更復雜的設計，包括數(shù)據中心產品。

據報道，三星將于2025 年開始大規(guī)模生產用于移動應用的 2 納米工藝，并在2026年推進2納米技術應用于超級計算機和計算機市場的高性能計算（HPC）芯片，到2027年，2nm工藝將應用于汽車芯片。

值得一提的是，SF2 可能是第一個引入背面供電的三星代工廠節(jié)點。據悉，三星代工廠已在兩款 ARM 芯片上測試了 BSPDN 技術，結果芯片尺寸分別縮小了 10% 和 19%，性能和效率最高提升了 9%。該報道還稱，測試結果超出了公司的性能目標。關于三星的2nm晶圓廠，筆者并沒有找到太多信息。但有報道表示，該公司計劃到 2047 年在韓國首爾附近的一個“大型集群”半導體項目中總投資 500 萬億韓元（3710 億美元），該公司希望在這里生產 2nm 芯片。據介紹，該集群包括 13 家芯片工廠和 3 個研究設施，將橫跨京畿道的幾個城市。

和臺積電一樣，拿到了美國補貼的三星，也將在大洋彼岸生產2nm芯片。報道披露，三星將在德克薩斯州泰勒市建造一座新工廠，該工廠將從 2026 年開始生產尖端的 2nm 芯片。

在先進工藝上落后了很多年的英特爾在2nm上面則信心滿滿。Intel CEO Pat Gelsinger在去年年底接受采訪時表示，自家的18A制程（1.8nm）比領先臺積電N2，在這塊他們2年內沒有對手。英特爾高級副總裁 Sanjay Natarajan更是 透露，該公司將通過 20A 工藝“引領小型化”，該工藝將于今年投入生產。

相關報道表示，該節(jié)點有望徹底改變 IFS 的產品組合和半導體行業(yè)。20A 節(jié)點預計將采用全新的 RibbonFET 晶體管，取代現(xiàn)有的 FinFET 架構。與此同時，該節(jié)點還將提供新的互連創(chuàng)新，即 PowerVia。

在五月的財報電話會議上 Pat Gelsinger重申，公司的第一代全柵極 (GAA) RibbonFET 工藝，即intel 20A，有望在今年推出。后續(xù)產品是intel 18A，他說，英特爾 18A 將于 2025 年上半年投入生產，產品也將在不久后上市。作為英特爾五年四代工藝的最后一個節(jié)點，英特爾 18A 工藝是該公司的分水嶺，人們對其寄予厚望。英特爾表示，這將使其多年來首次在性能上超越競爭對手，標志著英特爾重返半導體工程的頂峰。

具體到技術方面，據IEEE報道說，英特爾今年推出的 20A 工藝（先于 18A 工藝）為芯片制造業(yè)帶來了主要特色之一，那就是背面供電。英特爾也將成為第一家在商用芯片中引入背面供電的芯片制造商。根據英特爾去年夏天發(fā)布的數(shù)據顯示，僅背面供電一項就將性能提升了 6%。

英特爾 18A 工藝技術的背面供電網絡技術與英特爾 20A 芯片中的技術基本相同。然而，該技術在 Clearwater Forest 中得到了更大的利用。即將推出的 CPU 在基片內包含所謂的“片上電壓調節(jié)器”（on-die voltage regulator）。電壓調節(jié)器靠近其驅動的邏輯意味著邏輯可以運行得更快。距離越短，調節(jié)器就能更快地響應電流需求的變化，同時消耗更少的電量。

由于邏輯芯片采用背面供電，電壓調節(jié)器和邏輯芯片之間的連接電阻要低得多。同時，電源通孔技術以及 Foveros 堆疊為英特爾提供了一種非常有效的連接方式。

除了背面電源之外，這家芯片制造商還利用英特爾 20A 工藝轉向了另一種晶體管架構：RibbonFET。RibbonFET 是一種納米片或全柵晶體管，它取代了FinFET（自 2011 年以來一直是 CMOS 的主力晶體管）。借助英特爾 18A，Clearwater Forest 的邏輯芯片將采用第二代 RibbonFET 工藝制造。據英特爾介紹，雖然這些器件本身與英特爾 20A 中推出的器件沒有太大區(qū)別，但器件的設計靈活性更高。

這種靈活性意味著標準單元（設計人員可用來構建系統(tǒng)的基本邏輯塊）可以包含具有不同屬性的晶體管。這使得英特爾能夠開發(fā)一個“增強庫”，其中包含比英特爾 20A 工藝更小、性能更好或更高效的標準單元。

據悉，英特爾的客戶已表示支持英特爾的系統(tǒng)代工服務，微軟董事長兼首席執(zhí)行官薩蒂亞·納德拉在Intel Foundry Direct Connect大會上宣布，微軟計劃采用英特爾18A工藝制造由英特爾設計的芯片。在英特爾的規(guī)劃中， 還有一個與其他兩個競爭對手不同的點，那就是他們率先采用ASML最新的High NA EUV光刻機。英特爾代也表示，公司已收到并組裝了業(yè)界首臺高數(shù)值孔徑 (High NA) 極紫外 (EUV) 光刻系統(tǒng)。新工具能夠大幅提高下一代處理器的分辨率和功能擴展能力，使英特爾代工廠能夠在英特爾 18A 之后繼續(xù)保持工藝領先地位。

英特爾認為，高數(shù)值孔徑 EUV 是 ASML 與英特爾數(shù)十年合作后開發(fā)的下一代光刻系統(tǒng)。作為高數(shù)值孔徑 EUV 的先行者，英特爾代工廠將能夠在芯片制造中提供前所未有的精度和可擴展性。這反過來將使英特爾能夠開發(fā)具有最具創(chuàng)新特性和能力的芯片。

據透露，此臺由ASML供應的TWINSCAN EXE:5000 High-NA EUV微影設備，將開始進行多項校準步驟，預計于2027年啟用、率先用于Intel 14A制程。

如文章開頭所說，除了上述三家晶圓廠以外，日本Rapidus也正在成為2nm工藝的新興力量。今年年初他們表示，公司位于北海道千歲市的2 nm芯片工廠興建工程順利，試產產線將按計劃在2025 年4 月啟用，且有信心能一步一步實現(xiàn)2027年量產的目標。他們同時透露，公司有意研發(fā)1nm工藝。這個未來的工藝當然也成為了三大晶圓廠的新目標。

據Business Korea報道，三星將在六月將公布其最新的技術路線圖，據報道，其 1nm 量產計劃從 2027 年提前到 2026 年。據稱，三星的SF1.4工藝將與臺積電的1.4nm工藝競爭，原本計劃于2027年開始量產?，F(xiàn)在，該公司似乎做出了更新，將計劃提前了。

至于臺積電方面，則計劃在2027年達到A14節(jié)點，并在2030年達到A10節(jié)點，即1nm制程芯片。屆時，采用臺積電3D封裝技術的芯片晶體管數(shù)量將超過1萬億個，而采用傳統(tǒng)封裝技術的芯片晶體管數(shù)量將超過2000億個。

根據Intel 最新的路線圖，Intel 14A 提前至2026 年，并于2027 年增加新制程，即1 納米（Intel 10A）。不過，英特爾沒透露10A 節(jié)點任何細節(jié)，但至少有雙位數(shù)的功耗與性能改進。英特爾CEOPat Gelsinger 曾表示，新制程改善臨界值約14%~15%，因此10A 與14A 可能也會有這樣改進。

另據英特爾藍圖，Intel 14A 也于2027 年最佳化，故10A 似乎介于14A 和14A-E 之間。

但是，據 Volksstimme 報道，英特爾位于德國馬格德堡附近的 Fab 29 module 1 和module  2 的建設因歐盟補貼審批待定以及需要移除黑土以在其他地點重新使用而被推遲，新的時間表將開工時間推遲到 2025 年 5 月 。如果英特爾能夠快速完成建設和工具安裝，該工廠仍可能在 2027 年底至 2028 年初按時投產。但這對公司來說仍可能是一個問題。

最初，建設計劃于 2023 年上半年開始，但由于補貼延遲，建設被推遲到 2024 年夏天?，F(xiàn)在又進一步推遲了。

按照規(guī)劃，英特爾的 Fab 29.1和 Fab 29.2計劃于2027年底開始運營，這意味著它們將采用非常特殊的制造工藝，例如 英特爾的 14A（1.4 納米）和 10A（1 納米）工藝節(jié)點。這些制造技術旨在用于制造英特爾路線圖中非常特殊的產品。

Fab 29.1 和 Fab 29.2 旨在生產計劃于 2028 年下半年推出的客戶端 PC 產品，所以盡管英特爾有時間提高產能，即使該工廠在 2028 年中期準備就緒，但時間安排將會非常緊張。然而，該報告描繪了一幅更加可怕的圖景，因為它稱英特爾現(xiàn)在估計“建造這兩家工廠需要四到五年時間”，“因此將于 2029 年至 2030 年開始生產”

這也許會給英特爾的崛起帶來新的障礙。但考慮到他們在美國大本營和愛爾蘭以及以色列的多地布局，也許狀況并沒有想象中那么差。